© EPODOC / EPO

PN - JP8031605 A 19960202

PD - 1996-02-02

PR - JP19940165522 19940718

OPD - 1994-07-18


TI - SURFACE-MOUNT THERMISTOR

IN - TAKAOKA YUICHI;KATSUKI TAKATOMO

PA - MURATA MANUFACTURING CO

IC - H01C7/02; H01C1/022; H01C7/00; H01C7/04

OWPI / DERWENT



 Surface mounting thermistor, e.g. PTC thermistor for current control, NTC thermistor or CTR - has element mounted in open top casing between elastic conducting terminal strips which are folded underneath casing

PR - JP19940239141 19941003; JP19940165522 19940718

PN - JP3265837B2 B2 20020318 DW200222 H01C7/02 005pp

- EP0694929 A2 19960131 DW199609 H01C1/01 Eng 014pp
- JP8031605 A 19960202 DW199615 H01C7/02 005pp
- JP8107002 A 19960423 DW199626 H01C7/02 008pp
- EP0694929 A3 19961002 DW199645 H01C1/01 000pp
- CN1128393 A 19960807 DW199750 H01C7/02 000pp
- EP0694929 B1 19990526 DW199925 H01C1/14 Eng 000pp
- DE69509834E E 19990701 DW199932 H01C1/14 000pp
- US5990779 A 19991123 DW200002 H01C1/022 000pp
- CN1235357 A 19991117 DW200013 H01C7/02 000pp
- KR194294 B1 19990615 DW200059 H01C7/02 000pp

PA - (MURA) MURATA MFG CO LTD

- H01C1/01;H01C1/02;H01C1/022;H01C1/084;H01C1/14;H01C1/148;H01C7/00;H01C7/02;H01C7/04;H05K13/04

IN - KATSUKI T; TAKAOKA Y; TORII K; NAKAGAWA M; OHTA H; OMURA S; TATSUOKA K; TOBA A; WATANABE O; YOKOTA M

- EP-694929 The thermistor (110) has a conducting terminal (111) under a casing (112). This casing has an open top (112a), surrounded by a top edge and a base. The conducting terminal has one end inside the casing, above the base. A planar thermistor element (101) has electrodes (101a,101b) on its opposite main faces.

- A second conducting terminal (114) has a planar cover (114a) at one end, attached to the casing top edge. The other ends of both

none

÷, ;

- terminals (114b) are positioned underneath the casing base. The first terminal may be in contact (111a) and have elasticity, with the thermistor underside, both being above the casing base. The thermistor element may be positive, negative or critical temperature coefficient type.
- ADVANTAGE Reduces soldering time, cracks in casing and heat transmitted to printed circuit board.
- (Dwg.1/12)
- EPAB EP-694929 The thermistor (110) has a conducting terminal (111) under a casing (112). This casing has an open top (112a), surrounded by a top edge and a base. The conducting terminal has one end inside the casing, above the base. A planar thermistor element (101) has electrodes (101a,101b) on its opposite main faces.
 - A second conducting terminal (114) has a planar cover (114a) at one end, attached to the casing top edge. The other ends of both terminals (114b) are positioned underneath the casing base. The first terminal may be in contact (111a) and have elasticity, with the thermistor underside, both being above the casing base. The thermistor element may be positive, negative or critical temperature coefficient type.
 - ADVANTAGE Reduces soldering time, cracks in casing and heat transmitted to printed circuit board.
- USAB US5990779 The thermistor (110) has a conducting terminal (111) under a casing (112). This casing has an open top (112a), surrounded by a top edge and a base. The conducting terminal has one end inside the casing, above the base. A planar thermistor element (101) has electrodes (101a,101b) on its opposite main faces.
 - A second conducting terminal (114) has a planar cover (114a) at one end, attached to the casing top edge. The other ends of both terminals (114b) are positioned underneath the casing base. The first terminal may be in contact (111a) and have elasticity, with the thermistor underside, both being above the casing base. The thermistor element may be positive, negative or critical temperature coefficient type.
 - ADVANTAGE Reduces soldering time, cracks in casing and heat transmitted to printed circuit board.

OPD - 1994-07-18

CT - DE3638342 cat. A;GB2146488 cat. A

DS - DE FR GB IT

AN - 1996-079368 [45]

© PAJ / JPO

none

PN - JP8031605 A 19960202

PD - 1996-02-02

AP - JP19940165522 19940718

IN - KATSUKI TAKATOMO; others:01

PA - MURATA MFG CO LTD

TI - SURFACE-MOUNT THERMISTOR

AB - PURPOSE:To provide a surface-mount thermistor suitable for surface mounting of a thermistor element which is housed in a case.

- CONSTITUTION: The title surface-mount thermistor is composed of a case 12, having an aperture 12a on the upper part, a tabular thermistor element 1 on which electrodes 1a and 1b are formed on both opposing main surfaces, and a terminal 14 having a tabular cover 14, to be fixed to the aperture part 12a of the case, on one end, and each end of the terminals 11 and 14 are provided outside the lower surface of the case 12.

- H01C7/02 ;H01C1/022 ;H01C7/00 ;H01C7/04

none none none

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-31605

(43)公開日 平成8年(1996)2月2日

(51) Int.Cl. ^c		識別記号	庁内整理番号	FΙ	技術表示箇所
H01C	7/02 1/022				
	7/00	В			•
	7/04	•			

審査請求 未請求 請求項の数6 OL (全 5 頁)

(21)出願番号 特願平6-165522 (71)出願人 000006231 株式会社村田製作所 (22)出願日 平成6年(1994)7月18日 京都府長岡京市天神二丁目26番10号 (72)発明者 勝木 隆与 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 高岡 祐一 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内


(54)【発明の名称】 表面実装型サーミスタ

(57)【要約】

(修正有)

【目的】発熱を伴うサーミスタ素子をケース内に収納し て表面実装用に適した表面実装型サーミスタを提供する ことにある。

【構成】上部に開口部12aを有し、下面内側に一方の 端子11の一端を配置するケース12と、対向する両主 面に電極1 a, 1 bが形成された板状のサーミスタ素子 1と、ケースの開口部12aに固着される板状の蓋部1 4 aを一端に有する他方の端子14と、から構成され、 一方の端子11及び他方の端子14の各他端が前記ケー ス12の下面外側に設けられている。



1

【特許請求の範囲】

【請求項1】 上部に開口部を有し、下面内側に一方の端子の一端を配置するケースと、対向する両主面に電極が形成された板状のサーミスタ素子と、前記開口部に固着される板状の蓋部を一端に有する他方の端子と、から構成され、

前記一方の端子及び他方の端子の各他端が前記ケースの 下面外側に設けられたことを特徴とする表面実装型サーミスタ。

【請求項2】 上部に開口部を有し、下面内側に下面よ 10 り高い接点部を有するとともに、該接点部から下面外側に導出された一方の端子を有するケースと、相対する両主面に電極が形成された板状のサーミスタ素子と、前記開口部に固着される板状の蓋部を一端に有する他方の端子と、から構成され、

前記ケース内部に前記サーミスタ素子が下面より高く装填され、前記開口部に前記他方の端子の蓋部が固着され、前記一方の端子及び他方の端子の各他端を前記ケースの下面外側に折曲げ成型されていることを特徴とする表面実装型サーミスタ。

【請求項3】 前記ケース開口部の端部は、その内側に端面部とその外側に一段高い端面部を有し、前記他方の端子の蓋部を前記開口部の内側の端面部に当接させ、前記外側の一段高い端面部を変形させて、前記ケースに前記他方の端子の蓋部を一体に係止させたことを特徴とする請求項1又は2に記載の表面実装型サーミスタ。

【請求項4】 前記ケース開口部近傍の端面に突起が設けられ、該突起に対応して前記他方の端子の蓋部に貫通孔が設けられ、前記突起を該貫通孔に係止させたことを特徴とする請求項1又は2に記載の表面実装型サーミス 30 夕。

【請求項5】 前記一方の端子は、弾性体材料を180 度折返したものからなり、一端に接点部を有し、他端が 前記ケースの下面外側に設けられていることを特徴とす る請求項1乃至4のいずれかに記載の表面実装型サーミ スタ。

【請求項6】 前記サーミスタ素子は、正特性サーミスタ素子、負特性サーミスタ素子、抵抗急変サーミスタ素子のいずれかの電流制御用サーミスタ素子であることを特徴とする請求項1乃至5のいずれかに記載の表面実装 40型サーミスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、サーミスタ素子に関し、特に発熱を伴う電流制御用サーミスタ素子を表面実 装用に適する構成にした表面実装型サーミスタに関する ものである。

[0002]

【従来の技術】従来の表面実装型サーミスタについて図 6 に基づいて説明する。両主面に電極 1 a, 1 b が形成 50

された円板状のサーミスタ素子1がある。このサーミスタ素子1を、クリーム半田3が印刷された回路基板4の所定の位置に載置してリフロー半田付することによって、電極1aを回路基板4の一方の電極4aと導通させる。次に、導電体からなるリード端子5の一端を電極1bと半田付けし、リード端子5の他端を回路基板4の他

【0003】このようにして、従来の表面実装型のサーミスタは、サーミスタ素子1を回路基板4上に半田Hを介して直接接続するものであった。

[0004]

方の電極4bと半田付けする。

【発明が解決しようとする課題】しかしながら、かかる 構成の表面実装型サーミスタにおいて、次のような問題 点を有していた。

【0005】1. サーミスタ素子1を回路基板4に実装するためには、回路基板4にサーミスタ素子1をリフロー半田付けする工程、及び、リード端子5を回路基板4とサーミスタ素子1に半田付けする工程が必要である。

【0006】2. サーミスタ素子1の両主面の電極1 a, 1bを同時に半田付けできないために、最初に電極 1 aをリフロー半田付するときの熱によって、電極1b の半田付性が劣化する。半田付けする順序を逆にしても 同様に、後で半田付けする電極1aの半田付性が劣化する

【0007】3. 熱ストレスに弱いサーミスタ素子1に 半田付により2回の熱ストレスを加えることになり、サ ーミスタ素子1にクラックが発生しやすくなる。

【0008】4. サーミスタ素子1が発熱した熱が回路 基板4に直接伝わるために、回路基板4及び回路基板4 上の電子部品に悪影響を及ぼすことがある。

【0009】本発明の目的は、上述の問題点を解消すべくなされたもので、発熱を伴うサーミスタ素子をケース内に収納して表面実装用に適した表面実装型サーミスタを提供することにある。

[0010]

【課題を解決するための手段】上記目的を達成するために、本発明の表面実装型サーミスタにおいては、上部に開口部を有し、下面内側に一方の端子の一端を配置するケースと、対向する両主面に電極が形成された板状のサーミスタ素子と、前記開口部に固着される板状の蓋部を一端に有する他方の端子と、から構成され、前記一方の端子及び他方の端子の各他端が前記ケースの下面外側に設けられたことを特徴とする。

【0011】また、上部に開口部を有し、下面内側に下面より高い接点部を有するとともに、該接点部から下面外側に導出された一方の端子を有するケースと、相対する両主面に電極が形成された板状のサーミスタ素子と、前記開口部に固着される板状の蓋部を一端に有する他方の端子と、から構成され、前記ケース内部に前記サーミスタ素子が下面より高く装填され、前記開口部に前配他

3

方の端子の蓋部が固着され、前記一方の端子及び他方の 端子の各他端を前記ケースの下面外側に折曲げ成型され ていることを特徴とする。

【0012】さらに、ケースと蓋部の係止方法において は、前記ケース開口部の端部は、その内側に端面部とそ の外側に一段高い端面部を有し、前記他方の端子の蓋部 を前記開口部の内側の端面部に当接させ、前記外側の一 段高い端面部を変形させて、前記ケースに前記他方の端 子の蓋部を一体に係止させたことを特徴とする。

【0013】また、前記ケース開口部近傍の端面に突起 10 が設けられ、該突起に対応して前記他方の端子の蓋部に 貫通孔が設けられ、前記突起を該貫通孔に係止させたこ とを特徴とする。

【0014】そして、前記一方の端子は、弾性体材料を 180度折返したものからなり、一端に接点部を有し、 他端が前記ケースの下面外側に設けられていることを特 徴とする。

【0015】そして、前記サーミスタ素子は、正特性サ ーミスタ素子、負特性サーミスタ素子、抵抗急変サーミ スタ素子のいずれかの電流制御用半導体素子であること 20 を特徴とする。

[0016]

【作用】本発明では、上述のようにケース内にサーミス 夕素子を端子で狭持する構成にしたことにより、サーミ スタ素子の電極に直接半田付けすることがない。また、 表面実装型サーミスタを回路基板に半田付けするために は、一度のリフロー半田で済む。さらに、サーミスタ素 子は回路基板との間に空間を備えているため、サーミス 夕素子が発熱した熱が直接回路基板に伝わらなくするこ とができるものである。

[0017]

【実施例】以下に、本発明の一実施例を図1, 図2にも とづいて説明する。

【0018】図1において、表面実装型サーミスタ10 は一方の端子11を有するケース12, サーミスタ素子 1,他方の端子14から構成されている。

【0019】ケース12は、上部に開口部12aを有す る絶縁体からなる筐体15と、この筐体15の下面内側 から下面外側に導出された一方の端子11を有してい る。一方の端子11は、好ましくはケース12の下面よ 40 りやや高い位置にバネ性を有する接点部11aを有する とともに、この接点部11aから180度折り返してか ら筐体15の側面を介して下面外側に導出されている。 また、ケース12の開口端部はその内側に内側開口端1 5 a, その外側に一段高い端面部である外側開口端15 bが形成されている。

【0020】板状のサーミスタ素子1は、相対する両主 面に電極1a, 1bが形成されているもので、電流制御 用サーミスタ素子である正特性サーミスタ素子、負特性 かである。

【0021】他方の端子14は、一方がケース12の内 側開口端15 aに当接する蓋部14 aと、他方は偏平状 のリード部14bとが形成されている。

【0022】表面実装型サーミスタ10は、サーミスタ 素子1をケース12の内部に装填し、蓋部14aをケー ス12の上方から内側開口端15aに当接させて、外側 開口端15bを内側に変形させることによって、蓋部1 4 aをケース12の開口部12 aに固着させたものであ る。そして、他方の端子14のリード部14bは、一方 の端子11と対向するように、ケース12の側面外部を 通って底面に導出されている。

【0023】かかる構成の表面実装型サーミスタ10 は、サーミスタ素子1がケース12内に装填され、下面 の電極1aは接点部11aと、上面の電極1bは蓋部1 4 a とそれぞれ弾接することによって半田付けされるこ となく両端子11、14と導通される。そして、両端子 11,14の外部接続用端子部はケース12の下面で対 向する位置に配置される。このため、例えば、クリーム 半田を塗布した回路基板に表面実装型サーミスタ10を 載置して、リフロー半田付けすることによって、ケース 12の下面に配置された外部接続用端子部を一度の加熱 で半田付けすることができる。また、表面実装型サーミ スタ10は接点部11aがケース12の下面よりやや高 く位置しているために、ケース12の下面とサーミスタ 素子1との間に空間5が形成されている。

【0024】本発明による他の実施例を図3乃至5に基 づいて説明する。

【0025】図3において、表面実装型サーミスタ20 は一方の端子21,ケース22,サーミスタ素子1,他 方の端子24から構成されている。

【0026】一方の端子21は、バネ材からなり一端に 円弧状の接点部21 aを有し、接点部21 aからは断面 が略コ字状の他端を有している。

【0027】ケース22は、上部に開口部22aを有す る絶縁体からなり、その内部にサーミスタ素子1を装填 することができる空間を有し、一方の側面には一方の端 子21が挿入可能な切り欠きKが底面まで形成されてい る。ケース22の開口端部はその内側に内側開口端22 b, その外側に一段高い端面部である外側開口端22c が形成され、内側開口端22bには複数(図では4個) の突起22 dが形成されている。

【0028】他方の端子24は、一方がケース22の内 側開口端22bに当接する蓋部24aと、他方が偏平状 のリード部24bとからなり、蓋部24aにはケース2 2の突起22 dに対応して突起22 dが挿入できる貫通 孔24cが設けられている。

【0029】表面実装型サーミスタ20は、一方の端子 21をその接点部21aをケース22の下面内側にし サーミスタ素子または抵抗急変サーミスタ素子のいずれ 50 て、断面略コ字状部を下面を挟むようにして装着し、次

にサーミスタ素子1をケース22内部に装入し、蓋部2 4 aをケース22の上方から内側開口端22bに当接さ せて、外側開口端22cを内側に変形させることによっ て、蓋部24aをケース22の開口部22aに問着させ たものである。そして、他方の端子24のリード部24 bは、一方の端子21と対向するように、ケース22の 側面外部を通って底面に導出されている。

【0030】かかる構成の表面実装型サーミスタ20 は、サーミスタ素子1がケース22内に装填され、下面 の電極1 a は接点部21 a と、上面の電極1 b は蓋部2 10 4 a とそれぞれ弾接することによって半田付けされるこ となく両端子21,24と導通される。そして、両端子 21, 24の外部接続用端子部はケース22の下面で対 向する位置に配置される。このため、例えば、クリーム 半田を塗布した回路基板に表面実装型サーミスタ20を 載置して、リフロー半田付けすることによって、ケース 22の下面に配置された外部接続用端子部を一度の加熱 で半田付けすることができる。また、表面実装型サーミ スタ20は、接点部21aがケース22の下面よりやや 高く位置しているために、ケース22の下面とサーミス 20 夕素子1との間に空間Sが形成されている。

【0031】尚、ケース22の突起22dを蓋部24の 貫通孔24cに挿入し、突起22dを変形させて蓋部2 4をケース22に固着することも可能であり、この場合 には、ケース22の外側開口端22cはなくてもよい。 [0032]

【発明の効果】以上述べたように、本発明による表面実 装型サーミスタでは、外部接続用端子部がケースの下面 に配置されているため、一度のリフロー半田付けによっ て回路基板に半田付けすることができる。また、サーミ 30 スタ素子に直接半田付けすることがないため、サーミス 夕素子の電極に熱が加わらずに半田付け性の劣化が問題

になることがない。そして、回路基板に半田付けする際 に、サーミスタ素子には一度だけ熱ストレスがかかるだ けであり、また、半田付けの熱がケース及び空間を介し てサーミスタ素子に伝わるために直接半田付けするより 温度が低く、サーミスタ素子にクラックが発生しない。 さらに、サーミスタ素子が使用中に発熱する熱は、ケー ス下面内側の空間及びケースを介して回路基板に伝わる ため、低温になり、回路基板及び、表面実装型サーミス 夕近傍の他の電子部品に及ぼす影響を減少できる。

【図面の簡単な説明】

【図1】本発明に係る表面実装型サーミスタの一実施例 の断面図である。

【図2】図1の表面実装型サーミスタの上面図である。

【図3】本発明に係る表面実装型サーミスタの他の実施 例の断面図である。

【図4】図3におけるケースの斜視図である。


【図5】図3における他方の端子の斜視図である。

【図6】従来の表面実装されたサーミスタの側面部分断 面図である。


【符号の説明】

	1	サーミスタ素子
	1a, 1b	電極
	1 0	表面実装型サーミスタ
	1 1	一方の端子
	1 1 a	接点部
	1 2	ケース
	1 2 a	開口部
	1 4	他方の端子
	14a	蓋部
30	1 5 b	一段高い端面部(外側開口端)
	2 2 d	突起
	2 4 c	貫通孔


[図1]




[図5]




[図2]




【図3】



[図4]



[図6]



ã ŝ

:11